一、SRAM概述

静态随机存取存储器SRAM

■ 静态随机存取存储器SRAM（Static Random-Access Memory）是随机存取存储器RAM的一种。

□ 所谓“静态”，是指这种RAM只要保持通电，其内部所存储的数据就可以保持不变，而不需要进行周期性地刷新。相比之下，动态随机存取存储器DRAM（Dynamic Random-Access Memory）则需要。


请同学们注意：
一旦断电，SRAM和DRAM内部存储的数据还是会消失的，也就是说SRAM和DRAM属于易失性存储器，这与属于非易失性存储器的只读存储器ROM（Read-Only Memory）是不同的。

□ 目前，SRAM内部的存储元（存储1个二进制位的单元）一般采用多个金属-氧化物半导体场效应晶体管MOSFET（Metal-Oxide-Semiconductor Field-Effect Transistor）来构建，MOSFET常简称为MOS管。

二、SRAM存储元的构成

2.1 存储元上电后地初始状态

静态随机存取存储器SRAM —— 存储元



上电后初始状态（行选通X和列选通Y都为无效信号）

此时，a点高电平（1）和b点低电平（0），形成一个稳定状态，可用这个状态表示数据1。

若最初b点先上升到高电平，则会形成另一个稳定状态，即a点低电平（0）和b点高电平（1），该状态表示数据0。


综上所述，上电后初始状态随机（即存储元的存储内容随机）。


注：通电后，即Vcc接通，其相当于高电平，于是T3和T4接通，随后，Vcc处的高电平信号分别往a和b点传输，由于速度不一，这里假设先传输到了a点

1. a点获得高电平后，信号传输到T2使其接通，而后使b点接地，其状态变为低电平
2. 而后，b点的低电平传输到T1，阻断了T1，使得a点保持高电平
3. 从而，状态达到平衡：a点高电平，b点低电平，表示数据1（对称地，则表示数据0）

a点和b点，在存储元上电后地状态是随机的，所以称这种存储器为随机存储

2.2 读操作






读操作（行选通X和列选通Y都为有效信号）


读操作不会破坏原有数据

将两个位线的输出信号经过差分放大器后，就可以根据电流方向的不同输出不同的数据信息了。

注：前面有提到，a和b点的状态是随机的，那么我们进行读操作时，读出的是不是也是随机的混乱数据呢，这个疑问放到文末回答

2.3 写操作






信息的保持（行选通X和列选通Y都为无效信号）

- **这部分电路就与位线I/O和$\overline{I/O}$断开了。**
- **电源V_{CC}通过T_3、T_4持续为T_1或T_2提供电流，以保存信息。只要不断电，存储元的状态就一直保持不变。**

步骤：

1. 行和列选通器都输入有效信号
2. I/O线中的信号得以输入，从而直接改变a和b点的状态
3. 状态稳定后，行选通器和列选通器都变成无效信号（最终如上图）

三、总结



四、关于：==既然存储元初始状态是随机的，那么读操作是怎么做到读出的信息不是混乱的呢==的回答

要理解这个看似矛盾的现象，关键在于区分“物理上的初始随机”**和**“逻辑上的有效读取”**

我们可以通过以下三个步骤来彻底理清这个逻辑：

1. 物理层面：初始确实是随机的

- **事实**：SRAM 上电瞬间，内部双稳态电路（跷跷板）处于不确定状态，a 点和 b 点的电压确实是随机的（可能是 1，也可能是 0）
- **结论**：如果此时强行读取，读出的**确实是一堆无意义的随机乱码**

2. 时间层面：必须经过“初始化写入”

- **过程**：计算机开机时，CPU 和内存控制器会执行一个**“初始化（复位）程序”**。这个程序的本质，就是对内存进行**第一次强制写入操作**（通常是全部写 0）
- **作用**：这次写入操作就像一只手，强行把处于随机平衡状态的“跷跷板”按倒在确定的位置上，并锁死

3. 逻辑层面：读操作读取的是“被锁定的状态”

- **状态锁定**：一旦初始化写入完成，SRAM 内部的交叉反馈机制（T_1 和 T_2 互相锁定）就会让数据**极其稳定地保持住**
- **有效读取**：当我们再次执行“读操作”时，读取的对象**不再是上电时的随机噪声**，而是被初始化程序（或后续写入操作）**锁存住的、确定的数据**

💡 一句话终极总结

SRAM 上电后的随机状态只是**物理初始现象**，而我们实际进行读操作时，内存**早已在上电初期被“初始化写入”过。**因此，**读操作永远是在读取被“写操作”确立并锁存过的稳定数据，而不是随机噪声**